下面所说只是个人经验，万事没有绝对只有万一。

大纲：

A、能效经验。

B、参数计算。

C、设计调试经验。

D、画板经验。

先上原理图.

A、能效。

6级能效明年初就要出来了，面对迷你高能效，对工程师来说又是很大的压力。

调试多了，发现在不能换大功率器件的时候能效都是扣出来的，当然提高了能效其他方面也会带来影响，所以尼我们要用最低的成本最高能效，去找一个平衡。

1、变压器AP AE越大越好。

2、加大电感变压器线径，在低压时比较明显，调大到一定程度就没有什么效果了。

3、R1 R2 X电容释放电阻，越大损耗越小，空载功耗效率都可以上来，同时要满足1S降到37%的电压，所以要找个平衡。

4、CE1在有些方案中电容加大，功率器件 变压器MOS 肖特基 IC都会温度降低。

5、桥堆，压降，目前低Vf值的桥堆，来提升能效。

6、R3 R4启动电阻，越大能效越好，但是有个问题，启动时间，所以这里也要去找个平衡，或者做二级就是说放2个电容二极管隔离来减小启动时间问题。

7、R5R6吸收电阻，电阻越大消耗的能量也就越小，带来的后果是Vds电压升高，所以要在能效和Vds直接去取一个平衡。

8、R9驱动电阻，越小损耗越小，带来的后果是辐射效果，同样去找一个平衡。

9、CS电阻，越大损耗越大轻载时比较明显。

10、C17改善辐射，同时存在损耗影响效率。

11、正向压降反向楼电流越小越好，做个试验，同样10U45 277封装过程120度，Dlodes108度，PFC98度。

12、假负载越大越好，低了损耗加大，增加空载功耗降低效率。 确定是空载电压不稳(不是所有方案)

13、MOS减小Rds导通损耗，驱动并一个二极管，快速关断，减小电压电流交叉面积。

14、C2 RCD电容越小越好，带来的后果是Vds电压升高，所以要在能效和Vds直接去取一个平衡。

15、加大变压器感量。

16、加大匝比，同时Vds升高。

17、减少变压器屏蔽，1个屏蔽在1个点左右。

18、更换磁芯材质，PC40换成PC44，能提高1-2个点。

19、选择低ESR的滤波电容。

20、三明治绕法，降低漏感加强耦合，提高2个点左右。

B 参数计算：

变压器：

频率;?=65K

输入电压范围：Pin=100-240V

输出电压：Po=12V

效率：η=84%

Vcc供电电压：Vcc=15.5V

最大占空比：Dmax=0.45

ΔB=0.2

1、最小直流电压：Vinmin=90*1.2=108V

2、最大直流电压：Vinmax=264*1.414=375V

3、选择磁芯：AP=【(Po/η+Po)*10000】/(2*ΔB*?*J*Ku)

=【(24/0.84+24)*10000】/(2*0.2*65*1000*400*0.2)

=525714/2080000 0.25 cm4

J电流密度=400 Ku绕组系数=0.2

选择EF25 AP=0.237cm4 AE=51.8mm2

4、Ton计算： Ton=T*D=1/6/5000*0.45=6.9us

5、初级计算： Np=VINmin*ton/ΔB/AE 108*6.9/0.2/51.8 72T

6、次级匝数计算： NS=(Vo+Vd)*(1-Dmax)*NP/(VINmin*Dmax) =(12+0.6)*(1-0.45)*72/(108*0.45) 10T

7、匝比计算：N=Np/Ns=72/10=7.2T

8、电流平均值：Iav=Po/η/Vinmin=24/0.84/108 =0.265A

9、峰值电流计算 Ipk=Iav*2/Dmax=0.265*2/0.45=1.178A

10、电流变化率ΔI 计算：CCM Ip2=3Ip1 Ipk=Ipk1+Ipk2

IP1=1.178/4=0.2965A IP2=1.178-0.2695=0.884A

ΔI =Ip2-Ip1

=0.884-0.2965=0.5865A

11、电流有效值：Irms=IPK*

=1.178*0.512=0.6A

Krp(0.4-0.6) ΔI/Ipk=Krp 最大电流脉动系数

13、验证是否饱和：ΔB=Lp*Ipk/Np/Ae=1.27*1.178/72/51.8=0.4T<0.32T 太高了我们把感量降低一点1mH再验证

ΔB=Lp*Ipk/Np/Ae=1*1.178/72/51.8=0.315T<0.32T

这里具体绕制时再去决定增加圈数还是降低绕组。

14、次级峰值电流：Ipks=Ipk*N=1.178*7.2=8.48A

15、次级有效值计算：Irms=IsPK*

=8.48*0.566=4.78A

12、初级线径计算：Dp=

*2 =0.178*2=0.35mm J=5-7 这里取6

13、次级线径计算：Ds=

*2 =0.39*2=0.78mm J取10

14、集肤深度：导线线径不超过集肤深度的2倍，若超过集肤深度，则需多股并绕。δ=66.1/√∫cm=66.1/254.95=0.259mm 0.259*2=0.52mm

多股线计算=0.78/根号股数=0.78/1.414=0.55mm*2 取0.5*2 或0.55*2

15、次级V/N=(12+0.6)/Ns=12.6/10==1.26/T

16、反馈绕组计算： Nvcc=Vcc/Va=15.5/1.26=12T

变压器参数：Lp：1mH

NP1： 38T 0.35mm

Ns：10T 0.5*2

Np2： 34T 0.35mm

Nvcc：12T 0.18

NP放在第一层这样每咋的长度最短减少匝间电容，起线放在MOS端使dv/di最大的部分被绕组屏蔽EMI较好，Vcc放在最外层Vcc满载不至于过压，放在初次级之间充当屏蔽。初次级之间加屏蔽，铜箔屏蔽要比线屏蔽效果好，线跟线之间存在缝隙。需要时磁芯外可以包外屏蔽但是屏蔽也是会产生损耗的效率会下降。

1、保险丝：Irmsmax=Iav/0.6 0.6无PFC 加PFC0.9

=0.265/0.6

=0.44A

If=Irmsmax*2 温度升高降额及安规要求降额

=0.88Amin

输入额定100-264V，选择耐压250V保险丝

额定电压：即保险丝熔断两端电压，大于输入额定电压即可250V

熔断积分：0.5*Ipk2*t=0.5*Ipk2*(1/T/2) 对表查看可开关的次数。

额定电流：电流承载能力。

分断能力：额定电压下，保险丝能够安全的开路，阻止电流上升至破坏值损毁元器件

保险丝参数：1A/250V

桥堆选择：

Vd=2√2*Vinmax=2*Vinmax=747V

加470V压敏防雷击后其残压越775V左右*1.1(它表示在规定的冲击电流Ip通过压敏电阻器两端所产生的电压此电压又称为残压，所以选用的压敏电阻的残压一定要小于被保护物的耐压水平。)

Vd=775*1.1=852.5V 471最大残压775V

BR1=5*Iav=5*0.265=1.325A

桥堆参数：1A/1KV

压敏选择：

1、压敏电阻：V1ma=a*Vinmax/b/c a：电压波动系数1.2 b：压敏误差系数0.85 c：压敏老化系数0.9

=1.2*374/0.85/0.9

=487.9V

1000/2=500A IEC61000-4-5浪涌波形发生器对外输出有2欧的电阻通容量500A，考虑到流通容量随次数增加衰减需选取2倍。

V1ma：阀值电压或击穿电压压敏不能持续流过mA级电流，此电压为流过1mA直流电流压敏电压。

限制电压Vc：为残压压敏击穿2端的电压。

流通容量：压敏承受规定的电流电压波形及次数后，压敏电压不可超过10%的最大冲击电流的峰值。

根据上述选型表选择7D471K

X电容

安规规定X电容超过0.1uF需要加释放电阻，保证输入断电1S内降到安全电压，输入峰值电压的37%

0.65*R*Cx=1 如Cx0.22uF

R=1/0.65/0.22=7Mmax Cx：uF R单位M

R=1/0.65/0.22=7M max 我们选择R1A 1M R1B 2M 这里还要注意耐压我们选择2颗1206贴片电阻

因其他放电回路X电容漏电流这些因数所以最好实测调试。

输入2pin为2类，输入3pin为1类，2类加强绝缘，1类基本绝缘。2类选择X2电容，容量越大传导效果越好。

输入最大值：264

X电容参数：X2 0.1uF/275V

电解电容选择：

当低电压和满载时，输入电流和纹波电压才是最大的，所以我们选择低压计算，因为我们电源是要保持输出电压调整率的，在桥式整流电路中，只有输入电压大于电解电容时桥堆导通才给电容充电，在桥堆不导通的时间内，输出的能量由电容提供，所以低压满载时电容的放电斜率是最大的即ΔV，整流桥的电流也是最大。

C=24/0.9/η/?min/Vacmin2=24/0.9/65/902=50uF

V>Vinmax(375V)

电解电容参数：47uF/400V

共模电感选择：

我不太喜欢去算太复杂。

先上一个20mH UU9.8 测试传导去改变感量

Ds=

*2=0.138*2=0.27mm

共模电感：20mH 0.27mm UU9.8

启动电阻R3 R4:

(Vinmin-Vcc)/启动电流=R=(108-15.5)/5=18M(max)

电阻太小启动时间太长，这里选择2M

PW=(108-15.5)*(108-15.5)/R=0.042W

两端电压 375V

R3 R4取值2M 1206

VCC电容、整流二极管、限流电阻选择。

VCC电容10-15uF 根据推荐值选取，耐压大于Vcc OVP值一般30V左右

CE2Vcc电容取值：10uF 50V

D2整流二极管 快管 DFR1M

R8限流电阻2-10R选择 10R

RCD吸收

D1 1N4007

R5//R6经验取100-200K 这里取R5200K R6200K 实际根据Vds效率调整

C2经验取102-222这里取102/1KV

计算方法：

Vsn(电容两端电压)=0.9*BVdss-Vin

VRO(反射电压)=(Vo+Vd)/(NS/NP)

R=2(Vsn-Vor)*Vsn/(Lk*Ip*Ip*fs)

钳位电容的值C=Vsn/(ΔV*R*fs)

这个脉动电压ΔV取钳位电压Vsn的5%-10%

以上总结，算出来的结果还得再试验中得到验证，只能做个参考;所以我们应以计算为基础，根据实验来回调整，找到一个更适合你的值。还有吸收电阻R一定要考虑降额使用，满足功率要求。

R7限流电阻 减小di改善EMI，经验取47-100R，这里我用47R 1206

MOS选择：

Vor=(Vo+Vd)/NS*NP=(12+0.6)/10*72=90.27

Vds=Vinmax+Vor+漏感(90V)+30(余量)

=375+90.72+90+30V=586，选择600V的管子

I=Io*3 取(输出电流2-3倍)

MOS损耗Irms2*Rds=Psw

封装根据空间尽量取大点，扇热好温度低。

MOS参数：6N60 TO-220封装

MOS驱动及栅极下拉电阻。

R9经验值20R-47R

D3经验值1N4148，快速关短

R10栅极下来电阻 经验值10K

主要参考推荐值

CS电阻

Rcs=Vcs/(IpK*1.2)=0.875/(1.178*1.1)=0.675 Vcs阀值电压1.2余量

PR=Irms*Vcs=0.6*0.875=0.525W 5pcs1206

R12 R12A R13 R14 R15参数：3.3R1206

R11 C3参照参考值即可，RC滤波来消弱HV对CS脚冲击保护IC。CS脚上的波形比上面的波形平滑而且不会有那么多毛刺，因为有RC滤波。

返回顶部